DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

03953413 **Image available**

THIN FILM TRANSISTOR TYPE LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.: **04-318513** [JP 4318513 A]

PUBLISHED: November 10, 1992 (19921110)

INVENTOR(s): OGURA SHIGEKI

NISHIKI TAMAHIKO

YOSHIZAWA YOSHIYO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 03-085536 [JP 9185536]

FILED: April 17, 1991 (19910417)

INTL CLASS: [5] G02F-001/133; G02F-001/1343; G02F-001/136; G09F-009/30

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL: Section: P, Section No. 1508, Vol. 17, No. 147, Pg. 116,

March 24, 1993 (19930324)

ABSTRACT

PURPOSE: To eliminate a DC component between a drain electrode and a counter electrode and to reduce a drop in picture element electrode due to the parasitic capacity between a gate and a source.

CONSTITUTION: The drain electrode 2 and source electrode 4 constitute a main transistor(TR) and a 1st auxiliary electrode 9 and a 2nd auxiliary electrode 11 constitute a subordinate TR. A shield electrode is formed over the entire surface of the drain electrode 2 except the connection parts between a picture element electrode 5 and the main and subordinate TRs across an insulating film. Then, when an (n-1)th gate pulse is ON, the voltage on the shield electrode is written through the subordinate TR and when an (n)th gate pulse is ON, the voltage on the drain electrode is written through the main TR.

(19)日本国特許庁 (JP)

(51) Int.Cl.5

(12) 公開特許公報(A)

FI

庁内整理番号

(11)特許出願公開番号

特開平4-318513

技術表示箇所


(43)公開日 平成4年(1992)11月10日

G02F	1/133	550	7820-2K					
;	1/1343		9018-2K					
•	1/136	500	9018-2K					
G09F	9/30	338	7926-5G					
				!	審査請求	未請求	請求項の数 2 (全	全 6 頁)
(21)出願番号	特顯平3-85536		(71)出廣人 000000295					
(00) 11177 11						工業株式会	_	
(22)出顧日	平成3年(1991)4月17日			(門1丁目7番12号	
				(72)発明者				
							門1丁目7番12号	神電気
					工業株式	式会社内		
				(72)発明者	西木	海彦		
					東京都洋	も区虎ノ!	門1丁目7番12号	沖電気
				1	工業株式	式会社内		
				(72)発明者	▲よし	▼澤 佳作	₽	
					東京都洋	も区戌ノ きんしゅうしん	門1丁目7番12号	沖電気
					工業株式	式会社内		
				(74)代理人	弁理士	杉山	孟 (外3名)	

饑別記号

(57) 【要約】

【構成】 ドレイン電極2とソース電極4が主トランジスタを構成し、第1補助電極9と第2補助電極11が副トランジスタを構成する。また、ドレイン電極2上には、絶縁膜を介して固素電極5と主、副トランジスタとの接続部以外の全面に遮蔽電極が形成されている。遮蔽電極は対向電極と電気的に接続されている。そして、n番目の画素電極には、n-1番目のゲートパルスのオン時に副トランジスタを介して遮蔽電極上の電圧を書込み、n番目のゲートパルスのオン時に主トランジスタを介してドレイン電極上の電圧を書込む。



20

1

【特許請求の範囲】

【請求項1】 複数のゲート電板と、該ゲート電極と交 差する複数のドレイン電極と、その交差部に設けられた 薄膜トランジスタと、該薄膜トランジスタに接続された 画素電極とを有する薄膜トランジスタ基板と、液晶を挟 んで該轉膜トランジスタ基板と対向する対向電極基板と を備えた薄膜トランジスタ型液晶表示装置において、前 記薄膜トランジスタ基板は、(a)前記ゲート電極上に 形成された第1 絶縁膜と、(b) 該ゲート絶縁膜上に形 成されたソースードレイン電極及び第1,第2補助電極 と、(b) 該各電極上で、かつ少なくとも該ソース電極 と前配画素電極との接続部及び該第2補助電極と前配画 素電極との接続部以外の全面に形成された第2絶縁膜 と、(c) 酸第2 絶縁膜上で、かつ少なくとも前記ソー ス電極と前配画索電極との接続部及び前配第2補助電極 と前配画素電極との接続部以外の全面に形成され、かつ 前記対向電極基板の対向電極と同程度の電圧が入力され ている遮蔽電極と、(d) 族遮蔽電極上で、かつ少なく とも前配ソース電極と前配画素電極との接続部及び前記 第2補助電極と前記画素電極との接続部以外の全面に形 成された第3 絶縁膜と、(e) 該第3 絶縁膜上に形成さ れた前記画素電極とを備え、前記ソースードレイン電極 が、n番目のゲートパルスのオン時に前記ドレイン電極 上の電圧をn番目の画素電極に啓込む主トランジスタを 構成し、前配第1,第2補助電極が、n-1番目のゲー トパルスのオン時に前配遮蔽電極上の電圧を1番目の画 素に書込む副トランジスタを構成することを特徴とする 護腹トランジスタ型液晶表示装置。

【謝求項2】 ゲートパルスのオフ時刻を次のラインの ドレイン電圧が発生する時刻よりも早く設定した駆動回 30 路を備えることを特徴とする請求項1記載の薄膜トラン ジスタ型液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ型液 晶表示装置、特に薄膜トランジスタの構造、電極パター ン、及び駆動方法に関するものである。

[0002]

【従来の技術】従来、この分野の技術としては例えば [EID90-6, ED90-35, IE90-15,10. 4型カラーTFT-LCDの開発」に記載された ものが知られている。図8は前記文献に記載された従来 の薄膜トランジスタ(以下、「TFT」という)の一部 断面図である。

【0003】図に示すように、ゲート電極32上にゲー ト絶縁膜34、半導体層35、オーミック層36と続 き、その上に信号電極であるソースードレイン電極37 が設けられる。画素電極33の位置はソースードレイン 電極37より下の場合もあり、上の場合もあるが、これ は各社の着目する点が異なるだけで全体のTFT構造と 50 膜と、ゲート絶縁膜上に形成されたソース・ドレイン電

しては大きく変わらない。そして、最後にパッシペーシ ョン膜38が設けられる。さらに、このTFTにおいて は、ゲート電極をA1、Taの2層構造とすることによ りゲートパルス遅延によって生じる画像のにじみ等を防 いていた。

[0004]

【発明が解決しようとする課題】しかしながら、上記標 成の薄膜トランジスタ型液晶表示装置においては、ゲー トパルス遅延に対する効果はあるが、映像信号の入るド レイン電極上には、常に何らかの電圧が印加されてお り、そのことによって生じるドレイン電極ー対向電極間 の電位変動が液晶分子を駆動してしまい、光漏れとな る。このことの対策としては、対向電極側にプラックマ スク層を形成し、この光漏れを遮るようにするのが一般 的に行われているが、ブラックマスク層を形成するた め、どうしても閉口率が小さくなってしまうという問題 点があった。

【0005】また、この光漏れはそのような対策によっ て防ぐことができたとしても、ドレイン電極と画家電極 の間に生じる電位変動は防ぎようがない。すなわち、一 旦、ゲートパルスによりドレイン電極上の電圧を書き込 まれた画楽電極のすぐ横にドレイン電極があり、そのド レイン電極に常に何らかの電圧が印加されているので、 ドレイン電極-画素電極間の容量結合による画素電位変 動もあり、また、一般的に画素電極電位の正・負レベル の中心値はTFTのゲート電極-ソース電極間容量によ って引き起こされる電圧降下により、ドレイン電圧の正 ・負レベルの中心値より低くなるので、ドレイン電極ー 画素電極間にはDC成分の電圧が常にかかった状態とな る。そして、液晶にDC成分がかかってしまうと、劣化 が著しくなり信頼性がなくなるので、それを防ぐために 対向電極電圧を前記電圧降下に対応して低めに設定する ことが行われているが、それを行うと画素電極ー対向電 極間の液晶にはDC成分が加わらなくなるものの、今度 はドレイン電極-対向電極間の液晶にDC成分が加わっ てしまい液晶が劣化するという問題点があった。

【0006】本発明は、上記従来の問題点を解決して、 開口率が大きく、液晶の劣化の少ない、表示品質、信頼 性共に優れた蒋膜トランジスタ型液晶表示装置を提供す ることを目的とする。

[0007]

【課題を解決するための手段】前記問題点を解決するた めに、本発明は、複数のゲート電極と、ゲート電極と交 差する複数のドレイン電極と、その交差部に設けられた 薄膜トランジスタと、薄膜トランジスタに接続された画 衆電極とを有する薄膜トランジスタ基板と、液晶を挟ん で轉膜トランジスタ基板と対向する対向電極基板とを備 えた薄膜トランジスタ型液晶表示装置において、薄膜ト ランジスタ基板は、ゲート電極上に形成された第1 絶縁

極及び第1, 第2補助電極と、各電極上で、かつ少なく ともソース電極と画素電極との接続部及び第2補助電極 と画素電板との接続部以外の全面に形成された第2絶縁 膜と、第2絶縁膜上で、かつ少なくともソース電極と画 素電極との接続部及び第2補助電極と画素電極との接続 部以外の全面に形成され、かつ対向電極基板の対向電極 と同程度の電圧が入力されている遮蔽電極と、遮蔽電極 上で、かつ少なくともソース電極と画素電極との接続部 及び第2補助電極と画案電極との接続部以外の全面に形 成された第3絶縁膜と、第3絶縁膜上に形成された画素 電極とを備え、ソースードレイン電極が、n番目のゲー トパルスのオン時にドレイン電極上の電圧をn番目の画 素電極に普込む主トランジスタを構成し、第1, 第2補 助電極が、n-1番目のゲートパルスのオン時に遮蔽電 極上の電圧をn番目の画素に告込む副トランジスタを構 成するように構成した。

[8000]

【作用】本発明によれば、以上のように薄膜トランジス 夕型液晶表示装置を構成したので、ドレイン電極一対向 電極間は遮蔽電極によって遮蔽される。したがって、ド レイン電極ー対向電極間に電位差が生じても、遮蔽電極 によってドレイン電圧が遮蔽されるので、それらの電極 間にDC成分が発生しなくなり、ドレイン電極上の液晶 がオンしなくなる。

【0009】また、遮蔽電極と画索電極間に形成される 蓄積容量がゲート電極-ソース電極間寄生容量に起因す る画素電極電圧波形の降下を軽減させる。さらに、n-1番目のゲートパルスのオン時に遮蔽電極上の電圧がn 番目の画楽電極に普込まれ、n番目のゲートパルスのオ ·ン時にドレイン電極上の電圧がn番目の画素電極に書込 まれる。

[0010]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の実施例における 薄膜トランジスタ基板の平面図である。 図に示すよう に、ゲート電板1とドレイン電板2が交差する部分に、 半導体層3をチャネルとするトランジスタ(主トランジ スタ)が設けられており、ゲートパルスによりソース電 極4にドレイン電極2上の電圧が借込まれるようになっ ている。ソース電極4は第1、第2コンタクトホール 6, 7を通して画素電極5と電気的に接続されており、 ソース電圧波形はそのまま画素電圧波形となる。遮蔽電 極は開口部8 (トランジスタとゲート電極の一部) 以外 全面に形成されている。

【0011】一方、1本前のゲート電極上にて、もう一 つのトランジスタ (副トランジスタ) が形成されてい る。第1補助電極9は第3コンタクトホール10を通し て遮蔽電極8と電気的に接続されており、1本前のゲー ト電極を介して第2補助電極11とチャネルを形成して

ホール12, 13を通して画素電極5と電気的に接続さ れている。

【0012】図2は本発明の実施例における蕁膜トラン ジスタ基板の主トランジスタ部(図1のA-A')の断 面図である。本実施例ではゲート電極1の上に、ゲート 電極1を隔極酸化して得られるゲート電極陽極酸化膜1 4を形成している。ただし、この膜は主としてゲート電 極ードレイン電極間ショートを防ぐ目的のものであっ て、本発明に不可欠の要素ではない。そして、その上に は、ゲート絶縁膜としての機能を有する第1絶縁膜16 が基板全面に形成されている。さらに、その上に半導体 層3、オーミック接合層15が所定のパターンに形成さ れており、その上にドレイン-ソース電極2, 4があ り、その上に第2絶縁膜17が第1コンタクトホール6 以外に形成されており、その上に透明電極からなる遮蔽 電框18がトランジスタ部、第1,第2コンタクトホー ル6,7以外に形成されており、その上に第3絶縁膜1 9が第1,第2コンタクトホール6,7以外に形成され ており、その上に画素電極5が第1、第2コンタクトホ ール6,7を通してソース電極4と電気的に接続される よう形成されている。この図から画素電極 5 は遮蔽電極 18との間に第3絶縁膜19を挟んだ薔積容量を形成し ていることが分かる。

【0013】図3は本発明の実施例における薄膜トラン ジスタ基板の副トランジスタ部(図1のB-B')の断 面図である。図に示すように、1本前のゲート電極1が 延在しており、その上に第1絶縁膜16、半導体層3、 オーミック接合層15があるのは主トランジスタと同様 である。第1補助電極9は、ドレイン電極と同時に形成 された電極であるが、ドレイン電極とは電気的に接続さ れておらず、第2絶縁膜17の第3コンタクトホール1 0を通して遮蔽電極18と電気的に接続されている。同 様にして、第2補助電極11は、ドレインーソース電極 2, 4と同時に形成されたものであり、第1補助電極9 との間に副トランジスタを形成している。 第2補助電極 11は第2絶縁膜17の第4コンタクトホール12及び 第3絶縁膜19の第5コンタクトホール13を通して画 案電極5と電気的に接続されている。

[0014] 図4は本発明の実施例における基板の電気 的接続系の説明図である。ゲート電極群20とドレイン 電極群21が形成するマトリクスアレイ上において、対 向電極22は薄膜トランジスタ基板と対向側に当たる対 向電極基板の全面に形成されているので、図のように示 される。一方、前記遮蔽電極18もその一部は閉口して いるが、1枚のペタ電極であるので、この図のようにた だ一つの電気信号を加えるのみである。この遮蔽電極1 8には、対向電極22に加える電圧と同程度の電圧を入 力する。本実施例においては、遮蔽電極18と対向電極 22とを電気的に接続してある。なお、遮蔽電極18と おり、同じく第2補助電艦11は第4、第5コンタクト 50 対向電艦22との接続は、どちらも1枚のペタ基板であ 5

るため、きわめて容易である。

【0015】図5は本発明の実施例による薄膜トランジ スタ型液晶表示装置の1 画素あたりの等価回路図であ る。図に示すように、n番目のゲート電極25とドレイ ン電極2の交差部には、ドレイン電極信号を書き込むた めの主トランジスタ28があり、n-1番目のゲート電 極24とドレイン電極2の交差部には、遮蔽電極信号を 掛き込むための副トランジスタ27がある。また、画素 電極5はこれら主・副トランジスタに接続され、液晶層 は液晶抵抗29と液晶容量30の並列回路で表現され る。そして、液晶層の対向側には遮蔽電極18に電気的 に接続された対向電極22がある。

【0016】図において、n番目の画素電極5は、n-1番目のゲート電極24がオンした時に、副トランジス タ27を介して対向電極22の電圧が遮蔽電極信号とし て書き込まれ、 n 番目のゲート電極 2 5 がオンした時 に、主トランジスタ28を介してドレイン電極信号が書 き込まれる。 画衆電極 - 遮蔽電極間の蓄積容量34は液 晶抵抗29、液晶容量30と並列なので、ゲート電極-ソース電極間寄生容量33によって生じるゲートオフ時 のソース電圧シフトダウンを小さくすることができる。

【0017】図6は本発明の実施例による薄膜トランジ スタ型液晶表示装置の駆動方法を示す説明図である。ま た、図7はその駆動方法によって得られる画素電圧波形 図である。まず、図6(a)に示されているドレイン電 圧波形35は1ライン毎に正・負反転され、かつ1フレ 一ム毎にさらにに正・負反転されている。これは一般的 に行われている駆動方法で、フリッカ、輝度傾斜に有効 な方法であるが、この1ライン毎に反転をしなければ、 本発明がその効果を奏しないというわけではなく、1フ 30 レーム反転のみでも何ら支障はない。

【0018】次に、対向電圧波形36は、ドレイン電圧 の正・負レベルの中心値よりやや下めに設定されてい る。これはTFTのゲート電極-ソース電極間の寄生容 量に起因してソース、すなわち画衆電圧波形がゲートオ フ時にシフトダウンするので、ドレイン電圧の正・負レ ベルの中心値に設定すると画素電極と対向電極間の液晶 にDC電圧がかかり液晶が劣化してしまうからである。 ここで注意すべき点は、この対向電圧の低めの設定ゆえ に、ドレイン電極2と対向電極25の間には、常にDC 成分が生じることである。しかしながら、本発明ではド レイン電極2上に遮蔽電極7があるので、ドレイン電圧 の変動は遮蔽電極18で遮蔽され、かつその遮蔽電極1 8には、対向電圧波形22と同じ信号が入るので、ドレ イン配線上の液晶には何ら電位差は生じず、DC成分は 生じることはない。

【0019】次に、図6(b)に示されているゲートバ ルスオン期間は、ドレイン電圧信号切換時に始まり、次 ドレイン信号切換時よりやや早めにオフさせる。この早 めにする時間 Δ tはゲートパルス湿延による尾引きによ50 ートオン時に画素電極に掛き込ませるようにしたので、

って次ライン情報の誤書込み防止のためである。なくて も本発明の効力は失われないが、あった方がより好まし

【0020】以下、図6及び図7を参照して本発明の実 施例による薄膜トランジスタ型液晶表示装置の駆動方法 を説明する。 n番目の画案について述べると、まず、時 刻 t ... 1 において n - 1 番目のゲートがオンすると、対 向電圧波形36が画素電極に啓込まれる。次いで、ゲー トがオフすると副トランジスタのゲート電極-ソース電 極間の寄生容量により画案電圧波形がシフトダウンした 後、 Δ tの時間それが保持される。次に、時刻t。にお いてn番目のゲートがオンするとドレイン電極信号が書 き込まれ、ゲートがオフすると主トランジスタのゲート 電極-ソース電極間の寄生容量により画楽電圧波形がシ フトダウンする。以後は次のフレームにおいてn-1番 目のゲートがオンするまで画家電圧が保持される。

【0021】このように駆動を行うと、画素電極電位は 正・負いずれの電位であっても1フレームごとに反転さ れるので、n-1番目のゲートオン時から充・放電が好 ましい方向に起きることになり、そのためn番目のゲー ト電圧オン時に普込むドレイン電圧信号へと早く到達す る。すなわち、トランジスタのオン特性を十分にとれる ことになる。

【0022】また、従来のようにゲートバルス幅を1ラ インに等しく設定した場合、n番目ゲートパルスに遅延 を生じるとn+1番目ゲートオン時の逆極性のドレイン 信号をn番目のゲートパルスの尾引き時に書き込んでし まうが、本実施例においては先に述べたようにオン特性 を十分とれることから、n+1番目のドレインパルスが 入るよりわずか前にn番目のゲートをオフすれば、こう いった誤害込みはなくなる。この時のゲートパルスを早 めにオフする時間はAtとして示してあるが、この大き さはTFTの材料、構造、液晶表示装置のサイズ等によ り様々に異なるので、詳しくは論じない。また、この△ tの設定により、オン特性にとっては書込み時間が少な くなるのでよくないという点が、先に述べた副トランジ スタと遮蔽電極の方法により問題点ではなくなるのであ

【0023】なお、本発明は上記実施例に限定されるも のではなく、遮蔽電極18を第1~第4コンタクトホー ル6, 7, 10, 11以外の全面に形成する等、本発明 の趣旨に基づき種々の変形が可能であり、それらを本発 明の範囲から排除するものではない。

【発明の効果】以上詳細に説明したように、本発明によ れば、ドレイン線上に絶縁膜を介して遮蔽電極を設け、 かつその遮蔽電極と画素電極との間に蓄積容量を形成 し、さらにその遮蔽電極に対向電極と同程度の電圧を入 カレ、その遮蔽電極電圧を副トランジスタで1本前のゲ

1

次のような効果を奏する。

- (1) ドレイン電極-対向電極間のDC成分がゼロになるので、液晶が劣化しない。
- (2) ドレイン信号により、液晶がオンして光漏れを起こすことがなくなる。そのため、プラックマスク層が不要になるので、関口率が向上する。
- (3) トランジスタのオン特性を十分にとることができる。そして、ゲートパルスのオフ時刻を次のラインのドレイン電圧が発生する時刻よりも早く設定すれば、ゲートパルス遅延による次ライン信号の設告込みもなくなる。
- (4)ゲート電極-ソース電極間寄生容量による画案電 極電圧の降下が軽減される。

【図面の簡単な説明】

- 【図1】本発明の実施例における薄膜トランジスタ基板の平面図である。
- 【図2】本発明の実施例における薄膜トランジスタ基板 の主トランジスタ部の斯面図である。
- 【図3】本発明の実施例における薄膜トランジスタ基板の刷トランジスタ部の断面図である。
- 【図4】本発明の実施例おける薄膜トランジスタ基板の 電気接続系の説明図である。
- 【図 5】本発明の実施例による薄膜トランジスタ型液晶 表示装置の1画素あたりの等価回路図である。
- 【図6】本発明の実施例による薄膜トランジスタ型液晶

表示装置の駆動方法を示す説明図である。


【図7】本発明の実施例による誇膜トランジスタ型液品 表示装置の画案電圧波形図である。

【図8】従来の薄膜トランジスタ基板の一部断面図である。


【符号の説明】

- 1 ゲート電極
- 2 ドレイン電極
- 3 半導体層
- 4 ソース電極
- 5 画素電極
- 6 第1コンタクトホール
- 7 第2コンタクトホール
- 8 遮蔽電極期口部
- 9 第1補助電極
- 10 第3コンタクトホール
- 11 第2補助電極
- 12 第4コンタクトホール
- 13 第5コンタクトホール
- 10 16 第1絶縁膜
 - 17 第2 絶縁膜
 - 18 遊戲電極
 - 19 第3 絶縁膜
 - 22 対向電極

【図2】



【図3】



1:ゲート 電極

2: ドレイン電極

3:羊導体層

4: ソース電極

5:画景电极

9、第1補助電極

11:第2 補助電極


16: 節 / 絕據膜

17:第2 紀錄膜


18:遮蔽电槛

19:第3绝梯膜


【図7】







【図5】




24: 17-1春日ゲート電極

25: ル番目ゲート電極


27: 割トランジスタ

28: 主 トランジスタ

【図4】



[図6]



35: FU12電圧波形

36:对同意压波形

37: 12-1 春日ゲート電圧変形

38: ル番目ゲート電圧設形

39: R+1 香目ゲト電圧変形

[図8]

